Overview
At Cadence, we hire and develop leaders and innovators who want to make an impact on the world of technology.
Senior Principal Design Engineer
The Sr Principal Analog IC Designer is responsible for design and developing analog / mixed-signal IC circuit blocks, the architecture and initial concept / specification through final verification of conformance to customer specifications. The Sr Principal Analog IC Designer contributes to the design of long-reach SerDes.
The Sr Principal Analog IC Designer’s responsibilities include but not limited to :
- Implement and simulate SerDes, AFE, and IO circuits
- Document the circuit implementation and simulation results
- Present circuit performances in internal design review meetings
- Characterize circuit performance and post-process lab data
TheSr Principal Analog IC Designer may also conduct feasibility and architect major SERDES subsystems and provide technical leadership to junior designers.
Position Requirements :
Canadian Citizen or permanent residentMasters or PhD degree in electrical engineering with specialization in analog microelectronicsMinimum 8 years of experience in CMOS SerDes or high-speed I / O IC design and development (≥16Gb / s) and in technologies ≤16nmExcellent problem-solving skills, analog aptitude, good communication skills, and ability to work cooperatively in a team environmentMust have a thorough understanding of jitter and signal equalization techniquesProficient design experience in some of the following SerDes circuit blocks : Driver; Receiver; Serializer; Deserializer; Phase Interpolator; Low jitter PLL; High-Speed Clock Distribution; ADCs and DACs; Bias and Bandgap; and Voltage RegulatorsExpertise in low-jitter PLL design is a strong assetProficiency in using CAD tools for circuit simulation, layout, and post-layout verificationOther non-requirements that would be assets for candidates :o Familiarity with custom IC layouto Familiarity with Cadence design and simulation toolso Lab test experienceo Familiarity with scripting languages (python, skill, etc)o Working knowledge of a set of common SerDes standards (PCIe, Ethernet, etc) and their electrical requirementsCadence is an equal opportunity employer committed to hiring a diverse workforce.
Exigences du Poste / Position Requirements (Français)
Être citoyen canadien ou résident permanentDétenir une maitrise ou un doctorat en génie électrique avec spécialisation en microélectronique analogiqueAvoir un minimum de 8 ans d'expérience dans la conception et le développement de SERDES CMOS ou de circuits intégrés I / O à haute vitesse (≥16 Gbps) dans des technologies ≤16nmAvoir d’excellentes compétences en résolution de problèmes, de bonnes capacités de communication et une aptitude à travailler en équipeDoit avoir une compréhension détaillée du concept de jigue et des techniques d'égalisation du signalAvoir de l’expérience dans la conception de la plupart des blocs de circuits SERDES : TX, RX, sérialiseur, désérialiseur, interpolateur de phase, PLL, distribution d’horloge à haute vitesse, ADC et DAC, circuits de polarisation et de référence de tension (Bandgap), et régulateurs de tensionUne expertise en conception de PLL est un atout majeurMaîtrise des outils CAD pour la simulation de circuits et la vérification post-layoutAutres qualifications facultatives recherchées :o Familiarité avec le dessin de masqueso Expérience avec les outils de Cadenceo Familiarité avec les tests de laboratoireo Familiarité avec les langages de script (python, SKILL, etc)o Connaissance pratique d’un ensemble de normes SerDes courantes (PCIe, Ethernet, etc) et de leurs exigences sur le plan électriqueCadence est un employeur qui souscrit à l’égalité des chances et qui s’engage à embaucher une main-d’oeuvre diversifiée.
We’re doing work that matters. Help us solve what others can’t.
We welcome applications from candidates with disabilities and in equity seeking groups. If you have accessibility needs during the application and interview process, we encourage you to make your needs known.
#J-18808-Ljbffr